

Prova scritta di Fondamenti di Elettronica

2 luglio 2013
parte digitale

Nome: Cognome: Matricola:


Punti Assegnati:/.....// =

Sia $V_{DD}=2V$ e si assumano i seguenti parametri tecnologici per i MOSFET:

Parametro	n-MOSFET	p-MOSFET
$V_{TO}[V]$	0.5	-0.5
$\beta'[\mu A/V^2]$	200	100
$\gamma[V^{1/2}]$	0.0	0.0
$\lambda[V^{-1}]$	0.0	0.0
$L_{MIN}[\mu m]$	0.15	0.15
C_{ox}	10.0 [fF/ μm^2]	10.0 [fF/ μm^2]
C_{GS0}	1.0 [fF/ μm]	1.0 [fF/ μm]

Si assuma per tutti i transistori $L=L_{MIN}$ e nel calcolo dei transistori si consideri la transizione completata al 90% della escursione totale del segnale.

Si consideri la porta logica statica CMOS in figura con $C_L=30fF$ e si trascuri l'effetto del *self-loading* (ovvero, ogni stadio vede come carico solo la capacità di ingresso dello stadio a valle).



Si risponda ai seguenti quesiti:

- (6 punti) si disegnino le reti di *pull-up* e *pull-down* per implementare la funzione $F = AB + BC + AC$, assumendo che gli ingressi A, B e C siano disponibili sia in forma vera che negata;
- (9 punti) si assuma che tutti gli nMOS della rete di *pull-down* abbiano un dimensionamento S_n e tutti i pMOS della rete di *pull-up* un dimensionamento S_p ; si dimensionino S_n ed S_p al fine di avere una capacità di ingresso minore di 3fF avendo tempi di carica e scarica di caso peggiore uguali tra loro;
- (6 punti) si determinino $S_{n,inv2}$ ed $S_{p,inv2}$ (i dimensionamenti del nMOS e del pMOS che compongono l'invertitore 2 che pilota C_L e che rispettano $\beta'_n S_{n,inv} = \beta'_p S_{p,inv}$) al fine di minimizzare il ritardo complessivo dei due invertitori in cascata; l'invertitore 1 è ad area minima, cioè $S_{n,inv1}=1$ e $S_{p,inv1} = \beta'_n/\beta'_p$;
- (9 punti) si calcolino il tempo di salita (o di discesa) del circuito complessivo (la porta logica + i due invertitori) per ciascuna configurazione degli ingressi.